mirror of
https://github.com/memtest86plus/memtest86plus.git
synced 2025-02-25 18:55:23 -06:00
Added a lot of modern IMC from Intel's BDW (5th gen) to RPL (13th gen)
This commit is contained in:
Sam DEMEULEMEESTER
Sam Demeulemeester
parent
eaf1cbeebb
commit
6e57ffec34
155
system/cpuinfo.c
155
system/cpuinfo.c
@ -34,7 +34,7 @@
|
||||
|
||||
const char *cpu_model = NULL;
|
||||
|
||||
uint32_t imc_type = 0;
|
||||
uint16_t imc_type = 0;
|
||||
|
||||
int l1_cache = 0;
|
||||
int l2_cache = 0;
|
||||
@ -253,32 +253,32 @@ static void determine_imc(void)
|
||||
switch (cpuid_info.version.extendedFamily)
|
||||
{
|
||||
case 0x0:
|
||||
imc_type = 0x0100; // Old K8
|
||||
imc_type = IMC_K8; // Old K8
|
||||
break;
|
||||
case 0x1:
|
||||
case 0x2:
|
||||
imc_type = 0x0101; // K10 (Family 10h & 11h)
|
||||
imc_type = IMC_K10; // K10 (Family 10h & 11h)
|
||||
break;
|
||||
case 0x3:
|
||||
imc_type = 0x0102; // A-Series APU (Family 12h)
|
||||
imc_type = IMC_K12; // A-Series APU (Family 12h)
|
||||
break;
|
||||
case 0x5:
|
||||
imc_type = 0x0103; // C- / E- / Z- Series APU (Family 14h)
|
||||
imc_type = IMC_K14; // C- / E- / Z- Series APU (Family 14h)
|
||||
break;
|
||||
case 0x6:
|
||||
imc_type = 0x0104; // FX Series (Family 15h)
|
||||
imc_type = IMC_K15; // FX Series (Family 15h)
|
||||
break;
|
||||
case 0x7:
|
||||
imc_type = 0x0105; // Kabini & related (Family 16h)
|
||||
imc_type = IMC_K16; // Kabini & related (Family 16h)
|
||||
break;
|
||||
case 0x8:
|
||||
imc_type = 0x0110; // Zen & Zen2 (Family 17h)
|
||||
imc_type = IMC_K17; // Zen & Zen2 (Family 17h)
|
||||
break;
|
||||
case 0x9:
|
||||
imc_type = 0x0110; // Hygon (Family 18h)
|
||||
imc_type = IMC_K18; // Hygon (Family 18h)
|
||||
break;
|
||||
case 0xA:
|
||||
imc_type = 0x0130; // Zen3 & Zen4(Family 19h)
|
||||
imc_type = IMC_K19; // Zen3 & Zen4(Family 19h)
|
||||
default:
|
||||
break;
|
||||
}
|
||||
@ -292,68 +292,171 @@ static void determine_imc(void)
|
||||
case 0x5:
|
||||
switch (cpuid_info.version.extendedModel) {
|
||||
case 2:
|
||||
imc_type = 0x0003; // Core i3/i5 1st Gen 45 nm (NHM)
|
||||
imc_type = IMC_NHM; // Core i3/i5 1st Gen 45 nm (Nehalem/Bloomfield)
|
||||
break;
|
||||
case 3:
|
||||
no_temperature = true; // Atom Clover Trail
|
||||
no_temperature = true; // Atom Clover Trail
|
||||
break;
|
||||
case 4:
|
||||
imc_type = 0x0007; // HSW-ULT
|
||||
imc_type = IMC_HSW_ULT; // Core 4th Gen (Haswell-ULT)
|
||||
break;
|
||||
case 5:
|
||||
imc_type = IMC_SKL_SP; // Skylake/Cascade Lake/Cooper Lake (Server)
|
||||
break;
|
||||
default:
|
||||
break;
|
||||
}
|
||||
break;
|
||||
|
||||
case 0x6:
|
||||
if (cpuid_info.version.extendedModel == 3) {
|
||||
imc_type = 0x0009; // Atom Cedar Trail
|
||||
switch (cpuid_info.version.extendedModel) {
|
||||
case 3:
|
||||
imc_type = IMC_CDT; // Atom Cedar Trail
|
||||
no_temperature = true;
|
||||
break;
|
||||
case 4:
|
||||
imc_type = IMC_HSW; // Core 4th Gen (Haswell w/ GT3e)
|
||||
break;
|
||||
case 5:
|
||||
imc_type = IMC_BDW_DE; // Broadwell-DE (Server)
|
||||
break;
|
||||
case 6:
|
||||
imc_type = IMC_CNL; // Cannon Lake
|
||||
break;
|
||||
default:
|
||||
break;
|
||||
}
|
||||
break;
|
||||
|
||||
case 0x7:
|
||||
if (cpuid_info.version.extendedModel == 3) {
|
||||
imc_type = 0x000A; // Atom Bay Trail
|
||||
switch (cpuid_info.version.extendedModel) {
|
||||
case 0x3:
|
||||
imc_type = IMC_BYT; // Atom Bay Trail
|
||||
break;
|
||||
case 0x4:
|
||||
imc_type = IMC_BDW; // Core 5th Gen (Broadwell)
|
||||
break;
|
||||
case 0x9:
|
||||
imc_type = IMC_ADL; // Core 12th Gen (Alder Lake-P)
|
||||
break;
|
||||
case 0xA:
|
||||
imc_type = IMC_RKL; // Core 11th Gen (Rocket Lake)
|
||||
break;
|
||||
case 0xB:
|
||||
imc_type = IMC_RPL; // Core 13th Gen (Raptor Lake)
|
||||
break;
|
||||
default:
|
||||
break;
|
||||
}
|
||||
break;
|
||||
|
||||
case 0xA:
|
||||
switch (cpuid_info.version.extendedModel) {
|
||||
case 0x1:
|
||||
imc_type = 0x0001; // Core i7 1st Gen 45 nm (NHME)
|
||||
imc_type = IMC_NHM_E; // Core i7 1st Gen 45 nm (NHME)
|
||||
break;
|
||||
case 0x2:
|
||||
imc_type = 0x0004; // Core 2nd Gen (SNB)
|
||||
imc_type = IMC_SNB; // Core 2nd Gen (Sandy Bridge)
|
||||
break;
|
||||
case 0x3:
|
||||
imc_type = 0x0006; // Core 3nd Gen (IVB)
|
||||
imc_type = IMC_IVB; // Core 3rd Gen (Ivy Bridge)
|
||||
break;
|
||||
case 0x6:
|
||||
imc_type = IMC_ICL_SP; // Ice Lake-SP/DE (Server)
|
||||
break;
|
||||
case 0x9:
|
||||
imc_type = IMC_ADL; // Core 12th Gen (Alder Lake-S)
|
||||
break;
|
||||
default:
|
||||
break;
|
||||
}
|
||||
break;
|
||||
|
||||
case 0xC:
|
||||
switch (cpuid_info.version.extendedModel) {
|
||||
case 0x1:
|
||||
if (cpuid_info.version.stepping > 9) {
|
||||
imc_type = 0x0008; // Atom PineView
|
||||
imc_type = 0x0008; // Atom PineView
|
||||
}
|
||||
no_temperature = true;
|
||||
break;
|
||||
case 0x2:
|
||||
imc_type = 0x0002; // Core i7 1st Gen 32 nm (WMR)
|
||||
imc_type = IMC_WMR; // Core i7 1st Gen 32 nm (Westmere)
|
||||
break;
|
||||
case 0x3:
|
||||
imc_type = 0x0007; // Core 4nd Gen (HSW)
|
||||
imc_type = IMC_HSW; // Core 4th Gen (Haswell)
|
||||
break;
|
||||
case 0x8:
|
||||
imc_type = IMC_TGL; // Core 11th Gen (Tiger Lake-U)
|
||||
break;
|
||||
default:
|
||||
break;
|
||||
}
|
||||
break;
|
||||
|
||||
case 0xD:
|
||||
imc_type = 0x0005; // SNB-E
|
||||
switch (cpuid_info.version.extendedModel) {
|
||||
case 0x2:
|
||||
imc_type = IMC_SNB_E; // Core 2nd Gen (Sandy Bridge-E)
|
||||
break;
|
||||
case 0x7:
|
||||
imc_type = IMC_ICL; // Core 10th Gen (IceLake-Y)
|
||||
break;
|
||||
case 0x8:
|
||||
imc_type = IMC_TGL; // Core 11th Gen (Tiger Lake-Y)
|
||||
break;
|
||||
default:
|
||||
break;
|
||||
}
|
||||
break;
|
||||
|
||||
case 0xE:
|
||||
imc_type = 0x0001; // Core i7 1st Gen 45 nm (NHM)
|
||||
switch (cpuid_info.version.extendedModel) {
|
||||
case 0x1:
|
||||
imc_type = IMC_NHM; // Core i7 1st Gen 45 nm (Nehalem/Bloomfield)
|
||||
break;
|
||||
case 0x2:
|
||||
imc_type = IMC_SNB_E; // Core 2nd Gen (Sandy Bridge-E)
|
||||
break;
|
||||
case 0x3:
|
||||
imc_type = IMC_IVB_E; // Core 3rd Gen (Ivy Bridge-E)
|
||||
break;
|
||||
case 0x4:
|
||||
imc_type = IMC_SKL_UY; // Core 6th Gen (Sky Lake-U/Y)
|
||||
break;
|
||||
case 0x5:
|
||||
imc_type = IMC_SKL; // Core 6th Gen (Sky Lake-S/H/E)
|
||||
break;
|
||||
case 0x7:
|
||||
imc_type = IMC_ICL; // Core 10th Gen (IceLake-U)
|
||||
break;
|
||||
case 0x8:
|
||||
imc_type = IMC_KBL_UY; // Core 7/8/9th Gen (Kaby/Coffee/Comet/Amber Lake-U/Y)
|
||||
break;
|
||||
case 0x9:
|
||||
imc_type = IMC_KBL; // Core 7/8/9th Gen (Kaby/Coffee/Comet Lake)
|
||||
break;
|
||||
default:
|
||||
break;
|
||||
}
|
||||
break;
|
||||
|
||||
case 0xF:
|
||||
switch (cpuid_info.version.extendedModel) {
|
||||
case 0x3:
|
||||
imc_type = IMC_HSW_E; // Core 3rd Gen (Haswell-E)
|
||||
break;
|
||||
case 0x4:
|
||||
imc_type = IMC_BDW_E; // Broadwell-E (Server)
|
||||
break;
|
||||
case 0x8:
|
||||
imc_type = IMC_SPR; // Sapphire Rapids (Server)
|
||||
break;
|
||||
default:
|
||||
break;
|
||||
}
|
||||
break;
|
||||
|
||||
default:
|
||||
break;
|
||||
}
|
||||
@ -762,7 +865,7 @@ static void measure_cpu_speed(void)
|
||||
|
||||
// Make sure we have a credible result
|
||||
if (loops >= 4 && run_time >= 50000) {
|
||||
clks_per_msec = run_time / 50;
|
||||
clks_per_msec = run_time / 50;
|
||||
}
|
||||
}
|
||||
|
||||
|
||||
@ -8,11 +8,59 @@
|
||||
*
|
||||
*//*
|
||||
* Copyright (C) 2020-2022 Martin Whitaker.
|
||||
* Copyright (C) 2004-2022 Sam Demeulemeester.
|
||||
*/
|
||||
|
||||
#include <stdbool.h>
|
||||
#include <stdint.h>
|
||||
|
||||
/**
|
||||
* IMC Definition
|
||||
*/
|
||||
|
||||
#define IMC_NHM 0x1000 // Core i7 1st Gen 45 nm (Nehalem/Bloomfield)
|
||||
#define IMC_WMR 0x1010 // Core 1st Gen 32 nm (Westmere)
|
||||
#define IMC_SNB 0x1020 // Core 2nd Gen (Sandy Bridge)
|
||||
#define IMC_IVB 0x1030 // Core 3rd Gen (Ivy Bridge)
|
||||
#define IMC_HSW 0x1040 // Core 4th Gen (Haswell)
|
||||
#define IMC_BDW 0x1050 // Core 5th Gen (Broadwell)
|
||||
#define IMC_SKL 0x1060 // Core 6th Gen (Sky Lake-S/H/E)
|
||||
#define IMC_KBL 0x1070 // Core 7/8/9th Gen (Kaby/Coffee/Comet Lake)
|
||||
#define IMC_CNL 0x1080 // Cannon Lake
|
||||
#define IMC_RKL 0x1090 // Core 11th Gen (Rocket Lake)
|
||||
#define IMC_ADL 0x1100 // Core 12th Gen (Alder Lake-S)
|
||||
#define IMC_RPL 0x1110 // Core 13th Gen (Raptor Lake)
|
||||
#define IMC_MTL 0x1120 // Core 14th Gen (Meteor Lake)
|
||||
|
||||
#define IMC_NHM_E 0x2010 // Core i7 1st Gen 45 nm (Nehalem-E)
|
||||
#define IMC_SNB_E 0x2020 // Core 2nd Gen (Sandy Bridge-E)
|
||||
#define IMC_IVB_E 0x2030 // Core 3rd Gen (Ivy Bridge-E)
|
||||
#define IMC_HSW_E 0x2040 // Core 3rd Gen (Haswell-E)
|
||||
#define IMC_SKL_SP 0x2050 // Skylake/Cascade Lake/Cooper Lake (Server)
|
||||
#define IMC_BDW_E 0x2060 // Broadwell-E (Server)
|
||||
#define IMC_BDW_DE 0x2070 // Broadwell-DE (Server)
|
||||
#define IMC_ICL_SP 0x2080 // Ice Lake-SP/DE (Server)
|
||||
#define IMC_SPR 0x2090 // Sapphire Rapids (Server)
|
||||
|
||||
#define IMC_HSW_ULT 0x3010 // Core 4th Gen (Haswell-ULT)
|
||||
#define IMC_SKL_UY 0x3020 // Core 6th Gen (Sky Lake-U/Y)
|
||||
#define IMC_KBL_UY 0x3030 // Core 7/8/9th Gen (Kaby/Coffee/Comet/Amber Lake-U/Y)
|
||||
#define IMC_ICL 0x3040 // Core 10th Gen (IceLake-Y)
|
||||
#define IMC_TGL 0x3050 // Core 11th Gen (Tiger Lake-U)
|
||||
|
||||
#define IMC_BYT 0x4010 // Atom Bay Trail
|
||||
#define IMC_CDT 0x4020 // Atom Cedar Trail
|
||||
|
||||
#define IMC_K8 0x8000 // Old K8
|
||||
#define IMC_K10 0x8010 // K10 (Family 10h & 11h)
|
||||
#define IMC_K12 0x8020 // A-Series APU (Family 12h)
|
||||
#define IMC_K14 0x8030 // C- / E- / Z- Series APU (Family 14h)
|
||||
#define IMC_K15 0x8040 // FX Series (Family 15h)
|
||||
#define IMC_K16 0x8050 // Kabini & related (Family 16h)
|
||||
#define IMC_K17 0x8060 // Zen & Zen2 (Family 17h)
|
||||
#define IMC_K18 0x8070 // Hygon (Family 18h)
|
||||
#define IMC_K19 0x8080 // Zen3 & Zen4(Family 19h)
|
||||
|
||||
/**
|
||||
* A string identifying the CPU make and model.
|
||||
*/
|
||||
@ -21,7 +69,7 @@ extern const char *cpu_model;
|
||||
/**
|
||||
* A number identifying the integrated memory controller type.
|
||||
*/
|
||||
extern uint32_t imc_type;
|
||||
extern uint16_t imc_type;
|
||||
|
||||
/**
|
||||
* The size of the L1 cache in KB.
|
||||
|
||||
Loading…
Reference in New Issue
Block a user